新千葉 ガーベージ・コレクション

FPGA マガジンやインターフェースで書けなかったこと等をちょぼちょぼ書いてます。@ryos36

2010-02-01から1ヶ月間の記事一覧

PCIe と SystemC

PCIe なんかうまくいかないと思っていたら、、、リセット信号の極性を間違えていた。つねにリセットしっぱなし。そりゃうまく動かない。いま合成中。あと 30 分はかかる。systemC を FreeBSD で動かした。以前、インストールしたままだった。まぁ、ハーフア…

PCIe

TED の講義を受けてきてだいたい Xilinx の PCIe は使えそうだということがわかった。マルチファンクションも出来る?なぜかサンプルソースが Verilog なので、なれない Verilog で書いている。まぁ VHDL もにたようなものだから。とりあえずコンパイル(合…

XILINX Spartan3E Sample Pack

わけあってクロックをオシロスコープで見ることにした。やけにピンボケになるな、、、分周しても正確な値にならない、、、とおもったらどうやら 50MHz からわずかにずれているようだ。ぶれもあるようだ。元になるクロックは、水晶でなく、LT6905という発信用…

スノーボード

スノーボードの世界は良くわからないが、ハーフパイプで優勝したショーン・ホワイトはこんなん。 他のオリンピックのウィンタースポーツとちょっと違い、TOYOTA や NISSAN が冠をなしたプロの大会がありX ゲームズというシリーズ?になっているようだ。そう…

verilisp

去年発見した verilisp。使うのは簡単。 (module test ( (output a) (inout (2 b c)) (input d e) ) (display b c d e) ) (module test2 () (wire a b0 b1 d_ c0 c1 e) (test a (cat b0 b1) (name d d_) (name c (cat c0 c1)) e ) (display 2) ) (module clo…

virtex-5 + logiLENS

とりあえず vertex-5 の上で logiLENS の合成が出来た。なんだか意味なく苦労した。NPI は非常に怪しい。この間、いろいろツールを作ったので、表示も出力もない Virtex でも logiLENS の評価が出来る。入力は固定画像。出力は NPI 経由でメモリー。これをダ…

word

ワードに怒られた。「各レイヤー毎」という表現。「各レイヤー」か「レイヤー毎」のどちらかにすべきで、各と毎が重複してよろしくないということらしい。確かにそうかもしれない、、、、いやいやしかし検索してみると「各レイヤー毎」という表現は転がって…

YUV

YUV の計算をしていてふと気がついた。この行列ちゃんと直交しているのだろうか? で手計算でやってみるとなるほど直交している。Y の方角は 257,504,98 なわけだが、本当にRGB を等しくしようとすると 333,333,333 になりそうなものだが、そうしていない。G…