新千葉 ガーベージ・コレクション

FPGA マガジンやインターフェースで書けなかったこと等をちょぼちょぼ書いてます。@ryos36

Synthesijer で FORTH を作る

Synthesijer で FORTH を作る
Synthesijer で FORTH を作る

なんとか Retro が動いた。
Synthesijer に合わせるのが一苦労だった。でも半日仕事。

問題はイメージ領域の大きさ。おおよそ 12K。それだけだとワードの登録ができないので、16K に増やす。BRAM 16K ははっきり言って Sparatan の LX9(microboard) にはしんどい。LX25 (SP605) なら余裕。

DRAM を使えるようにすればいいのだろうけど、そうすると、どこかにイメージをセーブしておいて、ロードする機構が必要になる。けっこうしんどいぞ。回路的に。SPI の ROM が簡単に使えると楽なんだけどね。

あと割り算回路。

Xilinx の割り算回路は少々でかいかも(根拠なし)。遅くていいから、小さい割り算回路がほしい。