新千葉 ガーベージ・コレクション

FPGA マガジンやインターフェースで書けなかったこと等をちょぼちょぼ書いてます。@ryos36

2015-06-10から1日間の記事一覧

vivado の write_edif

たいしかことないLチカを edif 出力してみる。 (edif sw_led (edifversion 2 0 0) (edifLevel 0) (keywordmap (keywordlevel 0)) (status (written (timeStamp 2015 06 09 02 30 47) (program "Vivado" (version "2015.1")) (comment "Built on 'Mon Apr 27 …

再び verilisp

まぁどうでもいいはなしだが、Lisp でつくってるとうれしくなってマクロいっぱい作っちゃうわけですが、(もうちょい生成されるコストを考えた方がいい気がするぞ>自分)、、、、VHDL とか書いていると、またこれか、またこれか、的な似たような記述が繰り返…