新千葉 ガーベージ・コレクション

FPGA マガジンやインターフェースで書けなかったこと等をちょぼちょぼ書いてます。@ryos36

xsdb

xsdb% source lpg.tcl
PL AXI slave ports access is not allowed
xsdb% mrd 0x43d00000
PL AXI slave ports access is not allowed
xsdb% mrd 0x43e00000
43E00000:   00000000

vivado 側でちゃんとアドレス設定しないとアクセス時にガードがかかります。