新千葉 ガーベージ・コレクション

FPGA マガジンやインターフェースで書けなかったこと等をちょぼちょぼ書いてます。@ryos36

FMC のわな

FMC すごくよさそうな気がしていたのだが、ちょっとした罠がある(気がする)。いま、FMC につながれているチップ(I2C PCA9546/9555)にアクセスしているのだが、VDD は 3.3V がつながれている。で High Level Input Voltage は 3.3V x 0.7 ≒ 2.3v だ。これが FPGA の BANK2 に繋がっている。
ところが、、、SP605 の BANK2 は他の端子の都合上 LVCMOS25 なのだ。危ないぞ。2.5V 流れていれば確かに High と捉えられるだろうけど、マージンが 0.2V しかない。
さらに調べてみると、、、MT9V024 は 3.3-1.4 が high の下限。 1.9V か。まぁ大丈夫そうだなぁ。

しかし、FMC といってもどういう bank に接続されるか(決まっているのか?)は下のボード次第だし、たとえ決まっていたとしても、下のボードがその bank の電圧の仕様を決めていたら(決めているでしょう)、それに従うしかないわけで、そうなると、FMC だからはい繋がりますというわけではなさそう。

結局 FMC は回路図とにらめっこしながらがんばって繋がるかつながらないかを見極めないといけない(気がする)。