Spartan-6 の PCI Express と VHDL/Verilog

Spartan-6 の PCI Express の CORE Generator で作ったサンプルを動かしている。同じことを Verilog と VHDL で作ってみた。ところが、PciTree で Verilog 版はちゃんと動くのにも拘わらず、VHDL 版は極端に遅い。理由はまったくわからない。サイズは 1M。う〜ん。どういうことだろう？”とんでもなく”というのに等しいくらい違う。
調査が必要だ。